QA主管

工作职责：

1.质量体系搭建与优化

建立TPU芯片研发全生命周期质量框架，涵盖需求评审、IP选型、RTL设计、物理实现、流片验证等关键环节

制定标准化质量检查清单（如RTLFreeze静态验证7大类检查项、流片前"双百"覆盖率标准），推动Checklist文化落地

优化质量管控流程，引入AI驱动的智能验证方法，提升缺陷预防效率

2.全流程质量管控

前端设计阶段：主导需求可测试性评审，监督RTL代码Lint/CDC检查，确保CodeCoverage≥95%

中后端阶段：管控时序签核（TimingSignOff）、功耗验证（UPF）及DFT测试模式实现，要求零违规闭环

流片关键环节：牵头TO阶段终极检验，确认后仿真100%通过率，协调内外部资源解决流片风险点

建立质量仪表盘，追踪缺陷密度、回归测试通过率等核心指标，输出月度质量报告

3.跨团队协作与交付保障

与PM同步项目里程碑，共同制定交付质量基线（如ML1/ML2/ML3阶段质量闸门标准），追踪交付进度与质量符合性

对接设计、验证、流片团队，运用8D/5Why方法定位根因，推动复杂质量问题闭环（如IP集成缺陷、时序收敛异常）

参与ECN/PCN变更评审，评估变更对质量的影响，制定验证方案

任职要求：

1.学历与专业：本科及以上学历，微电子、电子工程、计算机等相关专业，硕士优先

2.工作经验：

8年以上半导体行业研发QA经验，其中3年以上AI芯片/TPU/GPU等专用芯片质量负责人经历

具备至少2次完整芯片流片质量管控成功案例（14nm及以下工艺优先）

3.核心能力：

精通芯片前中后端设计流程，掌握STA、UPF、DFT等质量管控技术要点

熟悉IPD流程及六西格玛、FMEA等质量方法论，具备质量体系搭建能力，

加分项：持有PMP、六西格玛绿带及以上认证

强跨团队推动能力，能协调研发、PM、晶圆厂等多方资源解决质量问题

4.工具技能：

熟练使用EDA工具（SynopsysVCS、CadenceXcelium）及质量管控软件（TestRail、Jira）

掌握Python/Perl脚本开发，具备自动化测试框架搭建经验者优先