Hardware - Senior SoC Design Engineer
About FuriosaAI
FuriosaAI builds high-performance, high-efficiency AI compute for the Inference Era. Founded in 2017 by veteran semiconductor and AI algorithm engineers, Furiosa operates globally with offices in Korea and Silicon Valley, along with a compiler-focused R&D lab in Lisbon.
Our vision is to make AI computing sustainable, enabling access to powerful AI for everyone on Earth. We solve the AI hardware energy and operational cost crisis at the architectural level, rather than through brute force, building the world's first truly AI-native compute platform to unlock the full potential of artificial intelligence for every enterprise.
Key Responsibilities
- SoC Architecture 및 Evaluation
요구사항, 목표 성능, 시스템 사양에 대한 이해를 바탕으로 최적의 SoC Architecture를 결정합니다.
- Micro-Architecture 및 RTL Design
문서 형태로 Micro-Architecture를 정의하고 이를 바탕으로 RTL을 설계 합니다.
- Subsystem or Block-Top Integration
Top level integration 후 Timing closure, Lint check 및 Synthesis 를 수행하고 타 팀과 협력합니다.
- Design Verification 팀과의 협업
Design Verification 팀에게 검증 plan을 작성하여 전달하고 목표하는 coverage goal 달성을 위해 협력합니다.
- Physical Implementation 팀과의 협업
PnR에서 발생할 수 있는 Physical Implementation 이슈를 미리 판단하여 RTL Design에 반영할 수 있게 관련 팀과 협력합니다.
- Silicon bring-up 팀과의 협업
Silicon bring-up 및 system level verification에 참여하고 협력합니다.
Minimum Qualifications
전자공학과, 컴퓨터공학 관련 학과 전공자
7년 이상의 RTL 설계 경력을 가진 학사 학위 소지자 혹은 5년 이상의 RTL 설계 경력을 가진 석사 학위 소지자
Preferred Qualifications
SoC System IP 설계 경력
다양한 IP를 System / Chiptop level 설계, integration 실무 경험
Subsystem Top 설계 경력
Data Center 향 혹은 Large-Scale SoC 설계 경력
FPGA Porting 경력
AMBA Bus Protocol 및 여러 Bus Interface 대한 높은 이해도
Clock Domain Crossing에 대한 높은 이해도
Design Automation 및 Scripting 을 통한 design flow 개선 경험
Verification, Synthesis, Power Estimation Tool과 같이 다양한 EDA tool 사용 경험