项目经理-CPU(J11068)

岗位职责 / Responsibilities

• 负责 SoC 芯片及 IP 研发项目的整体规划与执行，制定项目主计划、关键里程碑、资源计划及交付目标。
• 统筹 IP 和芯片规格定义、架构设计、RTL 开发、功能验证、IP 集成、系统验证、物理设计、Tape-out 及 Silicon Bring-up 等研发环节，确保各阶段有序推进。
• 跟踪项目进度、交付质量及关键风险，识别项目关键路径，推动问题及时解决，确保项目按计划交付。
• 管理项目范围、需求变更及交付标准，评估变更对项目进度、资源投入、质量和交付目标的影响。
• 协调芯片架构、RTL 设计、功能验证、后端设计、FPGA 原型、Emulation、固件及软件等团队，明确各团队的职责分工、交付物、接口及依赖关系，推动跨团队协同。
• 统筹 IP 开发、SoC 集成、验证收敛、FPGA 原型及 Emulation 平台开发与就绪、软件使能和 Tape-out 等关键环节，确保各团队计划与项目整体目标保持一致。
• 建立并维护跨团队研发计划和关键路径，协调 RTL 版本交付、平台构建与集成、验证环境准备及软硬件联调等工作，推动 FPGA 原型和 Emulation 平台按计划支持系统验证与软件开发。
• 识别并管理跨团队技术依赖、资源冲突、版本变更及交付风险，推动设计、验证、FPGA、Emulation 和软件团队及时解决阻塞问题，确保关键里程碑按计划达成。
• 组织项目例会、里程碑评审及跨团队问题协调会议，跟踪项目进度、平台就绪状态、关键问题及风险闭环情况，及时推动问题升级和资源协调。
• 定期向管理层汇报项目整体进度、关键路径、交付风险及待决策事项，推动跨团队决策与资源配置，保障项目按计划、高质量交付。
• 组织项目复盘，持续优化研发协作机制、项目管理流程及跨团队交付效率。
• 建立项目风险、问题、依赖及变更管理机制，及时识别潜在延期风险，推动制定应对措施并跟踪闭环。
• 重点关注 IP 交付、SoC 集成、功能验证收敛、FPGA / Emulation 平台就绪、系统启动及 Tape-out 准备等关键风险。
• 推动项目各阶段的交付评审与验收，确保交付物满足既定的功能、质量、性能及进度要求。
• 对重大技术问题、资源冲突和关键里程碑延期风险进行及时升级，推动相关团队制定并执行恢复计划。

任职要求 / Requirements

• 微电子、电子工程、计算机或相关专业本科及以上学历。
• 5年及以上半导体芯片和CPU、GPU、NPU IP 研发相关经验，并具备实际研发项目管理或技术项目统筹经验。
• 理解从 IP 设计、验证、集成到芯片流片及回片验证的主要研发流程。
• 具有跨团队研发项目管理经验，能够协调架构、设计、验证、FPGA 原型、Emulation 及软件团队共同完成项目交付。
• 熟悉数字 IC 研发流程，包括规格定义、微架构设计、RTL 开发、功能验证、综合、静态时序分析、DFT、物理设计及 Tape-out 等环节。
• 理解 IP 集成、SoC 系统验证及软硬件协同流程，能够识别接口、版本、验证及集成方面的风险。
• 理解 FPGA 原型与 Emulation 平台的基本原理、开发流程及典型应用场景，能够识别平台开发与芯片设计、验证和软件开发之间的依赖关系。
• 能够理解技术问题对项目关键路径、平台交付和整体芯片研发进度的影响，并推动责任团队制定解决方案。
• 具备复杂研发项目的计划制定、进度跟踪、资源协调、风险管理、变更管理及交付管理能力。
• 具备较强的跨部门沟通、问题推动、冲突处理和管理层汇报能力，能够有效协调多个技术团队并推动关键决策。
• 熟悉项目管理方法及常用工具，如 Jira、Confluence、Microsoft Project 或同类工具。
• 具有较强的目标意识、责任心和执行力，能够在多团队并行开发和高复杂度研发环境下推动项目按期交付。