FPGA Video Processing Engineer

ОАО «Пеленг» - ведущее проектно-конструкторское предприятие оптико-электронной промышленности Республики Беларусь. Это более 50 лет инженерных побед и более 3500 специалистов, которые превращают научные исследования в работающие высокотехнологичные решения.

Пеленг - это, прежде всего, люди! За каждым достижением нашей компании на протяжении всех лет ее существования стояли трудолюбивые, добросовестные, самоотверженные сотрудники с их инновационными и смелыми идеями. Они сделали все возможное, чтобы Пеленг шел вперед, преодолевая все сложности и достигая лучших результатов!

Мы ищем в нашу команду Инженера-программиста (ПЛИС)

Мы предлагаем Вам:

• Достойный уровень заработной платы (конкретный размер определим вместе на собеседовании);
• Оформление в штат, а не на проект;
• Комфортные условия труда (мы находимся в центре города, гибкий режим работы);
• Забота о вашем здоровье (обслуживание в частной поликлинике, программа ДМС за счет компании);
• Возможность постоянно развиваться (корпоративная библиотека, внешнее обучение за счет компании, внутренние тренинги профессионального и личностного роста, конференции и выставки);
• Насыщенная корпоративная жизнь (незабываемые корпоративы, поездки, праздники для вас и ваших детей). Мы вместе плаваем на байдарках, участвуем в полумарафонах, сажаем деревья и просто круто отдыхаем!
• Дополнительные выплаты: 13 заработная плата на новый год, бонусы к отпуску, к праздникам;
• Арендное жилье или финансовая поддержка при съеме жилья;
• Подарки для детей, оплата детского лагеря (90% стоимости оплачивает компания);
• Ежегодная индексация заработной платы.

Вам предстоит заниматься:

• Видеоинтерфейсы и сенсоры: разработка и отладка трактов MIPI CSI-2, LVDS (Camera Link, FPD-Link, Channel Link); интеграция сенсоров изображения.
• Обработка видео (ISP & CV): проектирование конвейеров обработки в реальном времени (дебайер, DPC, цвето/гамма-коррекция, фильтрация) и алгоритмов Computer Vision на уровне логики ПЛИС.
• Проектирование для ПЛИС: создание сложных проектов в Vivado / Quartus Prime; разработка IP-ядер с интерфейсом AXI4-Stream, применение VDMA и Video Processing Subsystem.
• Оптимизация и отладка: обеспечение Timing Closure на ультравысоких частотах, Bandwidth management; отладка через ILA / SignalTap и анализаторы видеопотока.
• Системная интеграция: передача данных в хост-систему (PCIe, DMA) для работы с драйверами и OpenCV; контроль Signal Integrity высокоскоростных линий.
• Спецификации: работа с англоязычной техдокументацией, стандартами интерфейсов и спецификациями сенсоров.

Мы ожидаем от Вас:

• Разработка в САПР: опыт проектирования сложных проектов и видеотрактов в Xilinx Vivado (базовый стек) и Quartus Prime.
• Языки и верификация: уверенное владение Verilog / SystemVerilog, написание testbench, верификация блоков.
• Интерфейсы и форматы: интеграция IP-ядер для приема, обработки и коммутации потоков (MIPI CSI, FPD-Link III, LVDS, HD-SDI, GigE, USB); работа с форматами RAW (8-14 бит), YUV, RGB, MJPEG, H.264/265.
• Обработка видео (ISP & CV): разработка кастомных IP-ядер (AXI4-Stream, VDMA, VPSS); реализация алгоритмов Computer Vision и ускорителей на уровне логики ПЛИС.
• Системная интеграция: организация передачи данных в хост-систему (PCIe, DMA) для сопряжения с внешним ПО (драйверы, OpenCV).

Мы гордимся нашими сотрудниками. Ждём Вас в команду!

Вакансия создана на перспективу.